Merge branch 'isa_pcie_ver_rtile_fix' into 'devel'

Fix pcie module verification in questasim

See merge request ndk/ndk-fpga!181

Author: radek-isa

core/comp/pcie/pcie_mod/uvm/tbench/testbench_intel_r_tile.sv

@@ -217,12 +217,7 @@ module testbench;
 
     // PCIe Hard IP connection
     generate
-        // Physical endpoints
-        for (genvar pcie_connection = 0; pcie_connection < PCIE_CONS; pcie_connection++) begin
-            assign DUT_U.VHDL_DUT_U.pcie_core_i.pcie_hip_clk[pcie_connection] = PCIE_USER_CLK;
-        end
-
-        // Logical endpoints (bifurcation)
+        // PCIE endpoints
         for (genvar pcie_e = 0; pcie_e < PCIE_ENDPOINTS; pcie_e++) begin
             // UP HDR
             wire logic [3  -1 : 0] up_hdr_init;
@@ -245,6 +240,7 @@ module testbench;
             wire logic [3*4-1 : 0] down_data_update_cnt;
             wire logic [3  -1 : 0] down_data_init_ack;
 
+            assign DUT_U.VHDL_DUT_U.pcie_core_i.pcie_clk[pcie_e] = PCIE_USER_CLK;
             assign DUT_U.VHDL_DUT_U.pcie_core_i.pcie_link_up_comb[pcie_e]  = '1;
 
             for (genvar pcie_r = 0; pcie_r < CQ_MFB_REGIONS; pcie_r++) begin
@@ -259,10 +255,8 @@ module testbench;
             end
 
             assign DUT_U.VHDL_DUT_U.pcie_core_i.pcie_adapter_g[pcie_e].pcie_adapter_i.AVST_DOWN_DATA = avst_down[pcie_e].DATA;
-            for (genvar reg_it = 0; reg_it < CQ_MFB_REGIONS; reg_it++) begin
-                assign DUT_U.VHDL_DUT_U.pcie_core_i.pcie_adapter_g[pcie_e].pcie_adapter_i.AVST_DOWN_SOP[reg_it] = avst_down[pcie_e].SOP[reg_it];
-                assign DUT_U.VHDL_DUT_U.pcie_core_i.pcie_adapter_g[pcie_e].pcie_adapter_i.AVST_DOWN_EOP[reg_it] = avst_down[pcie_e].EOP[reg_it];
-            end
+            assign DUT_U.VHDL_DUT_U.pcie_core_i.pcie_adapter_g[pcie_e].pcie_adapter_i.AVST_DOWN_SOP = avst_down[pcie_e].SOP;
+            assign DUT_U.VHDL_DUT_U.pcie_core_i.pcie_adapter_g[pcie_e].pcie_adapter_i.AVST_DOWN_EOP = avst_down[pcie_e].EOP;
             assign DUT_U.VHDL_DUT_U.pcie_core_i.pcie_adapter_g[pcie_e].pcie_adapter_i.AVST_DOWN_EMPTY     = avst_down[pcie_e].EMPTY;
             assign DUT_U.VHDL_DUT_U.pcie_core_i.pcie_adapter_g[pcie_e].pcie_adapter_i.AVST_DOWN_HDR       = avst_down_hdr[pcie_e];
             assign DUT_U.VHDL_DUT_U.pcie_core_i.pcie_adapter_g[pcie_e].pcie_adapter_i.AVST_DOWN_PREFIX    = avst_down_prefix[pcie_e];