100MHz WNS=0.086 | TNS=0.000 | WHS=0.072 | THS=0.000

cyyself · cyyself · commit bbc65d263950 · 2022-08-15T14:09:16.000+08:00
diff --git a/4mem/d_cache.sv b/4mem/d_cache.sv
@@ -4,7 +4,7 @@ module d_cache #(
     parameter LEN_LINE = 6,  // 64 Bytes
     parameter LEN_INDEX = 6, // 64 lines
     parameter NR_WAYS = 2,
-    parameter SIZE_STORE_BUFFER = 2
+    parameter SIZE_STORE_BUFFER = 4
 ) (
     input               clk,
     input               rst,
