Verilator和VCS仿真结果不一致 #36
Description
amtest -> mp test 多核仿真结果不一致，修改__barrier代码实现后一致了，是为什么？
这是修改之前的仿真结果：
这是修改后的代码（上面的是原来的，后面的是我写的）以及仿真结果（vcs和verilator完全一致）：
{{ message }}
amtest -> mp test 多核仿真结果不一致，修改__barrier代码实现后一致了，是为什么？
这是修改之前的仿真结果：
这是修改后的代码（上面的是原来的，后面的是我写的）以及仿真结果（vcs和verilator完全一致）：