-
Notifications
You must be signed in to change notification settings - Fork 0
/
Copy pathtermProject.tan.rpt
333 lines (315 loc) · 38 KB
/
termProject.tan.rpt
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
Classic Timing Analyzer report for termProject
Fri Apr 12 14:36:53 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. Parallel Compilation
5. tpd
6. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files from any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+-----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+
; Worst-case tpd ; N/A ; None ; 27.597 ns ; SW[0] ; HEX1[4] ; -- ; -- ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP2C35F672C7 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
; Minimum Core Junction Temperature ; 0 ; ; ; ;
; Maximum Core Junction Temperature ; 85 ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Perform Multicorner Analysis ; On ; ; ; ;
; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ;
; Reports worst-case timing paths for each clock domain and analysis ; On ; ; ; ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100 ; ; ; ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off ; ; ; ;
; Output I/O Timing Endpoint ; Near End ; ; ; ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation ;
+----------------------------+--------+
; Processors ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4 ;
; Maximum allowed ; 1 ;
+----------------------------+--------+
+------------------------------------------------------------------------------------------------------------------------------------+
; tpd ;
+-----------------------------------------+-----------------------------------------------------+-----------------+--------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-----------------------------------------+-----------------------------------------------------+-----------------+--------+---------+
; N/A ; None ; 27.597 ns ; SW[0] ; HEX1[4] ;
; N/A ; None ; 27.427 ns ; SW[1] ; HEX1[4] ;
; N/A ; None ; 26.901 ns ; SW[8] ; HEX1[4] ;
; N/A ; None ; 26.751 ns ; SW[3] ; HEX1[4] ;
; N/A ; None ; 26.733 ns ; SW[0] ; HEX0[3] ;
; N/A ; None ; 26.701 ns ; SW[2] ; HEX1[4] ;
; N/A ; None ; 26.563 ns ; SW[1] ; HEX0[3] ;
; N/A ; None ; 26.417 ns ; SW[0] ; HEX1[6] ;
; N/A ; None ; 26.247 ns ; SW[1] ; HEX1[6] ;
; N/A ; None ; 26.037 ns ; SW[8] ; HEX0[3] ;
; N/A ; None ; 25.944 ns ; SW[9] ; HEX1[4] ;
; N/A ; None ; 25.887 ns ; SW[3] ; HEX0[3] ;
; N/A ; None ; 25.837 ns ; SW[2] ; HEX0[3] ;
; N/A ; None ; 25.721 ns ; SW[8] ; HEX1[6] ;
; N/A ; None ; 25.571 ns ; SW[3] ; HEX1[6] ;
; N/A ; None ; 25.521 ns ; SW[2] ; HEX1[6] ;
; N/A ; None ; 25.506 ns ; SW[0] ; HEX1[1] ;
; N/A ; None ; 25.500 ns ; SW[0] ; HEX1[2] ;
; N/A ; None ; 25.336 ns ; SW[1] ; HEX1[1] ;
; N/A ; None ; 25.330 ns ; SW[1] ; HEX1[2] ;
; N/A ; None ; 25.080 ns ; SW[9] ; HEX0[3] ;
; N/A ; None ; 24.986 ns ; SW[0] ; HEX1[3] ;
; N/A ; None ; 24.960 ns ; SW[0] ; HEX1[0] ;
; N/A ; None ; 24.958 ns ; SW[0] ; HEX1[5] ;
; N/A ; None ; 24.938 ns ; SW[10] ; HEX1[4] ;
; N/A ; None ; 24.816 ns ; SW[1] ; HEX1[3] ;
; N/A ; None ; 24.810 ns ; SW[8] ; HEX1[1] ;
; N/A ; None ; 24.804 ns ; SW[8] ; HEX1[2] ;
; N/A ; None ; 24.790 ns ; SW[1] ; HEX1[0] ;
; N/A ; None ; 24.788 ns ; SW[1] ; HEX1[5] ;
; N/A ; None ; 24.764 ns ; SW[9] ; HEX1[6] ;
; N/A ; None ; 24.660 ns ; SW[3] ; HEX1[1] ;
; N/A ; None ; 24.654 ns ; SW[3] ; HEX1[2] ;
; N/A ; None ; 24.610 ns ; SW[2] ; HEX1[1] ;
; N/A ; None ; 24.604 ns ; SW[2] ; HEX1[2] ;
; N/A ; None ; 24.538 ns ; SW[0] ; HEX0[5] ;
; N/A ; None ; 24.536 ns ; SW[0] ; HEX0[2] ;
; N/A ; None ; 24.534 ns ; SW[0] ; HEX0[1] ;
; N/A ; None ; 24.515 ns ; SW[0] ; HEX0[4] ;
; N/A ; None ; 24.420 ns ; SW[11] ; HEX1[4] ;
; N/A ; None ; 24.368 ns ; SW[1] ; HEX0[5] ;
; N/A ; None ; 24.366 ns ; SW[1] ; HEX0[2] ;
; N/A ; None ; 24.364 ns ; SW[1] ; HEX0[1] ;
; N/A ; None ; 24.345 ns ; SW[1] ; HEX0[4] ;
; N/A ; None ; 24.323 ns ; SW[0] ; HEX0[6] ;
; N/A ; None ; 24.290 ns ; SW[8] ; HEX1[3] ;
; N/A ; None ; 24.264 ns ; SW[8] ; HEX1[0] ;
; N/A ; None ; 24.262 ns ; SW[8] ; HEX1[5] ;
; N/A ; None ; 24.254 ns ; SW[0] ; HEX0[0] ;
; N/A ; None ; 24.153 ns ; SW[1] ; HEX0[6] ;
; N/A ; None ; 24.140 ns ; SW[3] ; HEX1[3] ;
; N/A ; None ; 24.114 ns ; SW[3] ; HEX1[0] ;
; N/A ; None ; 24.112 ns ; SW[3] ; HEX1[5] ;
; N/A ; None ; 24.090 ns ; SW[2] ; HEX1[3] ;
; N/A ; None ; 24.084 ns ; SW[1] ; HEX0[0] ;
; N/A ; None ; 24.074 ns ; SW[10] ; HEX0[3] ;
; N/A ; None ; 24.064 ns ; SW[2] ; HEX1[0] ;
; N/A ; None ; 24.062 ns ; SW[2] ; HEX1[5] ;
; N/A ; None ; 23.853 ns ; SW[9] ; HEX1[1] ;
; N/A ; None ; 23.847 ns ; SW[9] ; HEX1[2] ;
; N/A ; None ; 23.845 ns ; SW[0] ; LEDG[8] ;
; N/A ; None ; 23.842 ns ; SW[8] ; HEX0[5] ;
; N/A ; None ; 23.840 ns ; SW[8] ; HEX0[2] ;
; N/A ; None ; 23.838 ns ; SW[8] ; HEX0[1] ;
; N/A ; None ; 23.819 ns ; SW[8] ; HEX0[4] ;
; N/A ; None ; 23.758 ns ; SW[10] ; HEX1[6] ;
; N/A ; None ; 23.692 ns ; SW[3] ; HEX0[5] ;
; N/A ; None ; 23.690 ns ; SW[3] ; HEX0[2] ;
; N/A ; None ; 23.688 ns ; SW[3] ; HEX0[1] ;
; N/A ; None ; 23.675 ns ; SW[1] ; LEDG[8] ;
; N/A ; None ; 23.669 ns ; SW[3] ; HEX0[4] ;
; N/A ; None ; 23.642 ns ; SW[2] ; HEX0[5] ;
; N/A ; None ; 23.640 ns ; SW[2] ; HEX0[2] ;
; N/A ; None ; 23.638 ns ; SW[2] ; HEX0[1] ;
; N/A ; None ; 23.627 ns ; SW[8] ; HEX0[6] ;
; N/A ; None ; 23.619 ns ; SW[2] ; HEX0[4] ;
; N/A ; None ; 23.558 ns ; SW[8] ; HEX0[0] ;
; N/A ; None ; 23.556 ns ; SW[11] ; HEX0[3] ;
; N/A ; None ; 23.477 ns ; SW[3] ; HEX0[6] ;
; N/A ; None ; 23.427 ns ; SW[2] ; HEX0[6] ;
; N/A ; None ; 23.408 ns ; SW[3] ; HEX0[0] ;
; N/A ; None ; 23.358 ns ; SW[2] ; HEX0[0] ;
; N/A ; None ; 23.333 ns ; SW[9] ; HEX1[3] ;
; N/A ; None ; 23.307 ns ; SW[9] ; HEX1[0] ;
; N/A ; None ; 23.305 ns ; SW[9] ; HEX1[5] ;
; N/A ; None ; 23.240 ns ; SW[11] ; HEX1[6] ;
; N/A ; None ; 23.149 ns ; SW[8] ; LEDG[8] ;
; N/A ; None ; 22.999 ns ; SW[3] ; LEDG[8] ;
; N/A ; None ; 22.949 ns ; SW[2] ; LEDG[8] ;
; N/A ; None ; 22.885 ns ; SW[9] ; HEX0[5] ;
; N/A ; None ; 22.883 ns ; SW[9] ; HEX0[2] ;
; N/A ; None ; 22.881 ns ; SW[9] ; HEX0[1] ;
; N/A ; None ; 22.862 ns ; SW[9] ; HEX0[4] ;
; N/A ; None ; 22.847 ns ; SW[10] ; HEX1[1] ;
; N/A ; None ; 22.841 ns ; SW[10] ; HEX1[2] ;
; N/A ; None ; 22.670 ns ; SW[9] ; HEX0[6] ;
; N/A ; None ; 22.601 ns ; SW[9] ; HEX0[0] ;
; N/A ; None ; 22.329 ns ; SW[11] ; HEX1[1] ;
; N/A ; None ; 22.327 ns ; SW[10] ; HEX1[3] ;
; N/A ; None ; 22.323 ns ; SW[11] ; HEX1[2] ;
; N/A ; None ; 22.301 ns ; SW[10] ; HEX1[0] ;
; N/A ; None ; 22.299 ns ; SW[10] ; HEX1[5] ;
; N/A ; None ; 22.192 ns ; SW[9] ; LEDG[8] ;
; N/A ; None ; 21.879 ns ; SW[10] ; HEX0[5] ;
; N/A ; None ; 21.877 ns ; SW[10] ; HEX0[2] ;
; N/A ; None ; 21.875 ns ; SW[10] ; HEX0[1] ;
; N/A ; None ; 21.856 ns ; SW[10] ; HEX0[4] ;
; N/A ; None ; 21.809 ns ; SW[11] ; HEX1[3] ;
; N/A ; None ; 21.783 ns ; SW[11] ; HEX1[0] ;
; N/A ; None ; 21.781 ns ; SW[11] ; HEX1[5] ;
; N/A ; None ; 21.664 ns ; SW[10] ; HEX0[6] ;
; N/A ; None ; 21.595 ns ; SW[10] ; HEX0[0] ;
; N/A ; None ; 21.488 ns ; SW[4] ; HEX1[4] ;
; N/A ; None ; 21.361 ns ; SW[11] ; HEX0[5] ;
; N/A ; None ; 21.359 ns ; SW[11] ; HEX0[2] ;
; N/A ; None ; 21.359 ns ; SW[5] ; HEX1[4] ;
; N/A ; None ; 21.357 ns ; SW[11] ; HEX0[1] ;
; N/A ; None ; 21.338 ns ; SW[11] ; HEX0[4] ;
; N/A ; None ; 21.253 ns ; SW[12] ; HEX1[4] ;
; N/A ; None ; 21.186 ns ; SW[10] ; LEDG[8] ;
; N/A ; None ; 21.146 ns ; SW[11] ; HEX0[6] ;
; N/A ; None ; 21.077 ns ; SW[11] ; HEX0[0] ;
; N/A ; None ; 20.914 ns ; SW[6] ; HEX1[4] ;
; N/A ; None ; 20.668 ns ; SW[11] ; LEDG[8] ;
; N/A ; None ; 20.654 ns ; SW[13] ; HEX1[4] ;
; N/A ; None ; 20.624 ns ; SW[4] ; HEX0[3] ;
; N/A ; None ; 20.392 ns ; SW[7] ; HEX1[4] ;
; N/A ; None ; 20.308 ns ; SW[4] ; HEX1[6] ;
; N/A ; None ; 20.179 ns ; SW[5] ; HEX1[6] ;
; N/A ; None ; 20.073 ns ; SW[12] ; HEX1[6] ;
; N/A ; None ; 20.050 ns ; SW[6] ; HEX0[3] ;
; N/A ; None ; 19.987 ns ; SW[14] ; HEX1[4] ;
; N/A ; None ; 19.981 ns ; SW[5] ; HEX0[3] ;
; N/A ; None ; 19.875 ns ; SW[12] ; HEX0[3] ;
; N/A ; None ; 19.734 ns ; SW[6] ; HEX1[6] ;
; N/A ; None ; 19.528 ns ; SW[7] ; HEX0[3] ;
; N/A ; None ; 19.474 ns ; SW[13] ; HEX1[6] ;
; N/A ; None ; 19.397 ns ; SW[4] ; HEX1[1] ;
; N/A ; None ; 19.391 ns ; SW[4] ; HEX1[2] ;
; N/A ; None ; 19.276 ns ; SW[13] ; HEX0[3] ;
; N/A ; None ; 19.268 ns ; SW[5] ; HEX1[1] ;
; N/A ; None ; 19.262 ns ; SW[5] ; HEX1[2] ;
; N/A ; None ; 19.212 ns ; SW[7] ; HEX1[6] ;
; N/A ; None ; 19.162 ns ; SW[12] ; HEX1[1] ;
; N/A ; None ; 19.156 ns ; SW[12] ; HEX1[2] ;
; N/A ; None ; 18.877 ns ; SW[4] ; HEX1[3] ;
; N/A ; None ; 18.851 ns ; SW[4] ; HEX1[0] ;
; N/A ; None ; 18.849 ns ; SW[4] ; HEX1[5] ;
; N/A ; None ; 18.823 ns ; SW[6] ; HEX1[1] ;
; N/A ; None ; 18.817 ns ; SW[6] ; HEX1[2] ;
; N/A ; None ; 18.807 ns ; SW[14] ; HEX1[6] ;
; N/A ; None ; 18.748 ns ; SW[5] ; HEX1[3] ;
; N/A ; None ; 18.722 ns ; SW[5] ; HEX1[0] ;
; N/A ; None ; 18.720 ns ; SW[5] ; HEX1[5] ;
; N/A ; None ; 18.642 ns ; SW[12] ; HEX1[3] ;
; N/A ; None ; 18.616 ns ; SW[12] ; HEX1[0] ;
; N/A ; None ; 18.614 ns ; SW[12] ; HEX1[5] ;
; N/A ; None ; 18.609 ns ; SW[14] ; HEX0[3] ;
; N/A ; None ; 18.563 ns ; SW[13] ; HEX1[1] ;
; N/A ; None ; 18.557 ns ; SW[13] ; HEX1[2] ;
; N/A ; None ; 18.429 ns ; SW[4] ; HEX0[5] ;
; N/A ; None ; 18.427 ns ; SW[4] ; HEX0[2] ;
; N/A ; None ; 18.425 ns ; SW[4] ; HEX0[1] ;
; N/A ; None ; 18.406 ns ; SW[4] ; HEX0[4] ;
; N/A ; None ; 18.303 ns ; SW[6] ; HEX1[3] ;
; N/A ; None ; 18.301 ns ; SW[7] ; HEX1[1] ;
; N/A ; None ; 18.295 ns ; SW[7] ; HEX1[2] ;
; N/A ; None ; 18.277 ns ; SW[6] ; HEX1[0] ;
; N/A ; None ; 18.275 ns ; SW[6] ; HEX1[5] ;
; N/A ; None ; 18.249 ns ; SW[15] ; HEX1[4] ;
; N/A ; None ; 18.214 ns ; SW[4] ; HEX0[6] ;
; N/A ; None ; 18.145 ns ; SW[4] ; HEX0[0] ;
; N/A ; None ; 18.043 ns ; SW[13] ; HEX1[3] ;
; N/A ; None ; 18.017 ns ; SW[13] ; HEX1[0] ;
; N/A ; None ; 18.015 ns ; SW[13] ; HEX1[5] ;
; N/A ; None ; 17.896 ns ; SW[14] ; HEX1[1] ;
; N/A ; None ; 17.890 ns ; SW[14] ; HEX1[2] ;
; N/A ; None ; 17.855 ns ; SW[6] ; HEX0[5] ;
; N/A ; None ; 17.853 ns ; SW[6] ; HEX0[2] ;
; N/A ; None ; 17.851 ns ; SW[6] ; HEX0[1] ;
; N/A ; None ; 17.832 ns ; SW[6] ; HEX0[4] ;
; N/A ; None ; 17.786 ns ; SW[5] ; HEX0[5] ;
; N/A ; None ; 17.784 ns ; SW[5] ; HEX0[2] ;
; N/A ; None ; 17.782 ns ; SW[5] ; HEX0[1] ;
; N/A ; None ; 17.781 ns ; SW[7] ; HEX1[3] ;
; N/A ; None ; 17.763 ns ; SW[5] ; HEX0[4] ;
; N/A ; None ; 17.755 ns ; SW[7] ; HEX1[0] ;
; N/A ; None ; 17.753 ns ; SW[7] ; HEX1[5] ;
; N/A ; None ; 17.736 ns ; SW[4] ; LEDG[8] ;
; N/A ; None ; 17.680 ns ; SW[12] ; HEX0[5] ;
; N/A ; None ; 17.678 ns ; SW[12] ; HEX0[2] ;
; N/A ; None ; 17.676 ns ; SW[12] ; HEX0[1] ;
; N/A ; None ; 17.657 ns ; SW[12] ; HEX0[4] ;
; N/A ; None ; 17.640 ns ; SW[6] ; HEX0[6] ;
; N/A ; None ; 17.571 ns ; SW[6] ; HEX0[0] ;
; N/A ; None ; 17.571 ns ; SW[5] ; HEX0[6] ;
; N/A ; None ; 17.502 ns ; SW[5] ; HEX0[0] ;
; N/A ; None ; 17.465 ns ; SW[12] ; HEX0[6] ;
; N/A ; None ; 17.413 ns ; SW[16] ; HEX1[4] ;
; N/A ; None ; 17.396 ns ; SW[12] ; HEX0[0] ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+-----------------+--------+---------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
Info: Processing started: Fri Apr 12 14:36:53 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off termProject -c termProject --timing_analysis_only
Info: Longest tpd from source pin "SW[0]" to destination pin "HEX1[4]" is 27.597 ns
Info: 1: + IC(0.000 ns) + CELL(0.883 ns) = 0.883 ns; Loc. = PIN_B9; Fanout = 17; PIN Node = 'SW[0]'
Info: 2: + IC(6.145 ns) + CELL(0.322 ns) = 7.350 ns; Loc. = LCCOMB_X24_Y26_N0; Fanout = 2; COMB Node = 'bcd_8bit_subtractor:comb_4|tens_complement:comb_7|bcd_8bit_adder:add1|bcd_adder:comb_7|full_adder:fulladd1|sum[1]'
Info: 3: + IC(1.165 ns) + CELL(0.521 ns) = 9.036 ns; Loc. = LCCOMB_X25_Y24_N16; Fanout = 2; COMB Node = 'bcd_8bit_subtractor:comb_4|bcd_8bit_adder:comb_8|bcd_adder:comb_7|full_adder:fulladd1|c[1]~0'
Info: 4: + IC(0.337 ns) + CELL(0.545 ns) = 9.918 ns; Loc. = LCCOMB_X25_Y24_N2; Fanout = 2; COMB Node = 'bcd_8bit_subtractor:comb_4|bcd_8bit_adder:comb_8|bcd_adder:comb_7|full_adder:fulladd1|c[2]~1'
Info: 5: + IC(0.875 ns) + CELL(0.178 ns) = 10.971 ns; Loc. = LCCOMB_X25_Y26_N18; Fanout = 2; COMB Node = 'bcd_8bit_subtractor:comb_4|bcd_8bit_adder:comb_8|bcd_adder:comb_7|full_adder:fulladd1|sum[3]'
Info: 6: + IC(0.940 ns) + CELL(0.545 ns) = 12.456 ns; Loc. = LCCOMB_X25_Y24_N0; Fanout = 4; COMB Node = 'bcd_8bit_subtractor:comb_4|bcd_8bit_adder:comb_8|bcd_adder:comb_7|temp_addend[2]~0'
Info: 7: + IC(1.179 ns) + CELL(0.521 ns) = 14.156 ns; Loc. = LCCOMB_X27_Y21_N8; Fanout = 2; COMB Node = 'bcd_8bit_subtractor:comb_4|bcd_8bit_adder:comb_8|bcd_adder:comb_8|full_adder:fulladd1|c[0]~0'
Info: 8: + IC(0.304 ns) + CELL(0.521 ns) = 14.981 ns; Loc. = LCCOMB_X27_Y21_N10; Fanout = 3; COMB Node = 'bcd_8bit_subtractor:comb_4|bcd_8bit_adder:comb_8|bcd_adder:comb_8|full_adder:fulladd1|c[1]~1'
Info: 9: + IC(0.842 ns) + CELL(0.319 ns) = 16.142 ns; Loc. = LCCOMB_X25_Y21_N16; Fanout = 3; COMB Node = 'bcd_8bit_subtractor:comb_4|bcd_8bit_adder:comb_8|bcd_adder:comb_8|full_adder:fulladd1|c[2]~2'
Info: 10: + IC(0.330 ns) + CELL(0.322 ns) = 16.794 ns; Loc. = LCCOMB_X25_Y21_N10; Fanout = 4; COMB Node = 'bcd_8bit_subtractor:comb_4|bcd_8bit_adder:comb_8|bcd_adder:comb_8|full_adder:fulladd1|car~0'
Info: 11: + IC(0.341 ns) + CELL(0.545 ns) = 17.680 ns; Loc. = LCCOMB_X25_Y21_N18; Fanout = 1; COMB Node = 'result_out1[2]~5'
Info: 12: + IC(0.319 ns) + CELL(0.521 ns) = 18.520 ns; Loc. = LCCOMB_X25_Y21_N14; Fanout = 7; COMB Node = 'result_out1[2]~7'
Info: 13: + IC(2.020 ns) + CELL(0.545 ns) = 21.085 ns; Loc. = LCCOMB_X28_Y32_N22; Fanout = 1; COMB Node = 'WideOr39~0'
Info: 14: + IC(0.294 ns) + CELL(0.178 ns) = 21.557 ns; Loc. = LCCOMB_X28_Y32_N16; Fanout = 1; COMB Node = 'HEX1~2'
Info: 15: + IC(3.408 ns) + CELL(2.632 ns) = 27.597 ns; Loc. = PIN_U12; Fanout = 0; PIN Node = 'HEX1[4]'
Info: Total cell delay = 9.098 ns ( 32.97 % )
Info: Total interconnect delay = 18.499 ns ( 67.03 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
Info: Peak virtual memory: 196 megabytes
Info: Processing ended: Fri Apr 12 14:36:54 2019
Info: Elapsed time: 00:00:01
Info: Total CPU time (on all processors): 00:00:01